此文档是基于PLL信号发生器的设计论文资料。 随着无线通信技术的应用和发展，对高质量的高频信号源要求日益迫切，这主要表现在对频率的稳定度和准确度的要求越来越高，并且希望能方便地调整频率。常见的信号产生方法很难满足这些要求，如石英晶体振荡器可以达到很高的频率稳定度，但是调整频率困难；LC振荡器调整频率比较容易，但是频率稳定度和精度方面又达不到要求。而锁相环频率合成技术则可以同时满足两方面的要求。
2021-05-16
2 下载量
此项目是FIFO存储器的Verilog代码。在该项目中，提供了用于FIFO存储器的Verilog代码。 在Verilog中实现了具有以下规范的先进（FIFO）存储器：16个阶段、8位数据宽度、状态信号。Verilog测试平台用于调试和验证FIFO是否正确运行。 此外，有必要查看仿真波形和存储器以了解数据如何流动。想了解更多请下载附件。
2020-04-01
58 下载量
微信捐赠
微信扫一扫体验
