Verilog代码
  1. 首页
  2. Verilog代码

列表

算术逻辑单元（ALU）的Verilog代码

此项目是算术逻辑单元（ALU）的Verilog代码。上一次，在VHDL中设计并实现了算术逻辑单元（ALU）。 提出了用于ALU的完整VHDL代码。现在，apollocode提供了ALU的Verilog代码。 还提供了用于ALU的testbench Verilog代码以进行仿真。附件中包括：ALU的Verilog代码、ALU的Testbench Verilog代码、ALU的仿真波形。了解更多请下载附件。

2020-04-05

136
下载量

详细信息...

大小: 33KB

开发平台: windows,linux

FPGA

16位RISC处理器的Verilog代码

此项目是16位RISC处理器的Verilog代码。在此Verilog项目中，提供了用于16位RISC处理器的Verilog代码。RISC处理器是基于其指令集和哈佛式数据路径结构而设计的。 然后，RISC处理器在Verilog中实现，并使用Xilinx ISIM进行验证。附件中包括：RISC处理器的指令集、处理器控制单元设计、ALU控制单元设计、RISC处理器的Verilog代码等等；了解更多请下载附件。

2020-04-02

101
下载量

详细信息...

大小: 203KB

开发平台: windows,linux

FPGA

Full Adder的Verilog代码

此项目是Full Adder的Verilog代码。在此Verilog项目中，提供了Full Adder的Verilog代码。 Full Adder的行为和结构Verilog代码均已实现。附件中包括：使用行为代码的完整加法器的Verilog代码、完整加法器的Verilog代码，使用结构代码。想了解的更多请下载附件。

2020-04-01

65
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

比较器的Verilog代码

此项目是比较器的Verilog代码。在该项目中，在Verilog HDL中设计并实现了一个简单的2位比较器。 给出了真值表，K-Map和比较器的最小化方程。 比较器的Verilog代码由ModelSim仿真，并给出了仿真波形。2位比较器的规格如下：输入：2位A和B用于比较；输出：A_greater_B：如果A> B，则为高，否则为低；A_equal_B：如果A = B，则为高，否则为低；A_less_B：如果A

2020-04-01

104
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

D触发器的Verilog代码

此项目是D触发器的Verilog代码。D触发器是数字逻辑电路中的基本组件。 此项目中提供了D触发器的Verilog代码。 实现了两种类型的D型触发器，即上升沿D型触发器和下降沿D型触发器。附件文件中包括：上升沿D型触发器的Verilog代码、带有同步复位的上升沿D触发器的Verilog代码、具有异步复位高电平的上升沿D触发器的Verilog代码、具有异步复位低电平的上升沿D触发器的Verilog代码等等。了解更多请下载附件。

2020-04-01

43
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

4x4乘法器的Verilog代码

此项目是4x4乘法器的Verilog代码。该项目将使用Verilog HDL实现4x4乘法器。所使用的技术是移位/相加算法，但不同的功能是使用两相自计时系统，以将乘法时间减少一半。此附件文件包括：乘法器的Verilog代码、4x4乘法器的仿真结果。注意：一旦确定了启动信号，乘法器便开始执行乘法。 通过创建2个相位时钟，它将乘法时间减少了一半。结束信号，通知乘法器乘法已经完成并且结果准备就绪。

2020-03-29

96
下载量

详细信息...

大小: 36KB

开发平台: windows,linux

FPGA

停车场系统的Verilog代码

此项目是停车场系统的Verilog代码。这个简单的项目是在Verilog中实现停车场系统。 停车场系统的Verilog代码已完整显示。在停车系统的入口处，有一个传感器被激活以检测车辆驶来。 触发传感器后，需要输入密码才能打开门。 如果输入的密码正确，则门将打开以允许车辆进入。否则，门仍被锁定。 如果当前汽车正驶入停车场，并被出口传感器检测到而另一辆汽车驶入，则门将被锁定，并要求即将驶来的汽车输入密码。

2020-03-29

81
下载量

详细信息...

大小: 41KB

开发平台: windows,linux

FPGA

用于在FPGA上反跳按钮的Verilog代码

此项目是用于在FPGA上反跳按钮的Verilog代码。这项目是将为FPGA上的按钮提供一个简单的防抖Verilog代码。机械开关/按钮在切换时会导致信号中无法预测的反弹。 有多种方法可以为FPGA上的按钮实现去抖动电路。 在该项目中，在Verilog中实现了一个简单的去抖动电路，当按下FPGA上的一个按钮时，该电路仅产生单个脉冲。在附件文件中包括：FPGA上按钮的反跳电路、在FPGA上反跳按钮的Verilog代码、用于反跳按钮的Testbench Verilog代码等等。

2020-03-28

91
下载量

详细信息...

大小: 110KB

开发平台: windows,linux

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部