热门图集

GridLAB-D安装教程
GridLAB-D安装教程
单相整流器和逆变器仿真
单相整流器和逆变器仿真
800多套单片机毕业设计
800多套单片机毕业设计
OpenDSSG
OpenDSSG

Verilog中的流水线MIPS处理器(第1部分)

此项目是Verilog中的流水线MIPS处理器(第1部分)。上次,发布了一个用于16位单周期MIPS处理器的Verilog代码,并且多次要求提供一个32位5级流水线MIPS处理器的Verilog代码。 单周期MIPS的第一个问题是浪费每个时钟周期仅使用每个功能单元一次的区域。 另一个严重的缺点是时钟周期由处理器中可能的最长路径确定。 因此,流水线式MIPS通过在一个时钟周期内利用大多数功能单元并通过增加指令吞吐量来提高性能来解决这些问题。

2020-04-01

110
下载量

用于16位单周期MIPS处理器的Verilog代码

此项目是用于16位单周期MIPS处理器的Verilog代码。在此项目中,Verilog HDL中实现了16位单周期MIPS处理器。 MIPS是一种RISC处理器,在许多大学中,与计算机组织和体系结构相关的学术课程广泛使用了MIPS。在完成MIPS处理器的设计之后,可以很容易地为MIPS处理器编写Verilog代码。想了解更多请下载附件。

2020-04-01

63
下载量

Verilog HDL中的延迟计时器(LS7212)

此项目是Verilog HDL中的延迟计时器(LS7212)。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212,它将产生可编程延迟。延迟计时器基本上具有4种操作模式:单次(OS),延迟操作(DO),延迟释放(DR),双延迟(DD)。 这四种模式将通过输入mode_a和mode_b选择。附件文件包括:可编程数字延迟计时器LS7212的Verilog代码和延迟计时器的Testbench Verilog代码。

2020-03-31

70
下载量

Verilog HDL中的基本数字逻辑组件

此项目是Verilog HDL中的基本数字逻辑组件。在此Verilog项目中,面向初学者的数字逻辑设计中的基本模块(如D触发器,加法器,ALU,寄存器,存储器,多路复用器,解码器,计数器等)已实现。附件文件中包括:完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代码、线性反馈移位寄存器的Verilog代码、ALU的Verilog代码、多路复用器的Verilog代码等等。

2020-03-31

79
下载量

用于VHDL中ECG去噪的低通FIR滤波器

此项目是用于VHDL中ECG去噪的低通FIR滤波器。在此VHDL项目中,在VHDL中实现了用于ECG去噪的简单低通FIR滤波器。 完整显示了FIR滤波器的VHDL代码。通过将Modelsim中的仿真结果与Matlab生成的正确结果进行比较,可以对FIR滤波器的VHDL代码进行仿真和验证。 显然,ECG数字信号处理中最关键的步骤之一就是噪声滤波,因为ECG信号受到许多不同来源(例如基线漂移,EMG干扰和电力线噪声)的干扰。

2020-03-31

62
下载量

VHDL中的完整8位微控制器

此项目是VHDL中的完整8位微控制器。在此VHDL项目中,介绍了微控制器的VHDL代码。 8位微控制器是作为完整设计而设计,实现和操作的,用户可以使用汇编语言对微控制器进行编程。完成设计后,微控制器将在FPGA DE0纳米板上实现。如想了解得更多请下载附件。

2020-03-31

100
下载量

Verilog中的32位无符号除法器

此项目是Verilog中的32位无符号除法器。在该项目中,使用结构模型和行为模型在Verilog中实现了32位无符号除法器。 分频器的Verilog代码是可综合的,可以在FPGA上实现。附件中包括:32位无符号除法器的结构模型Verilog代码、32位无符号除法器的行为模型Verilog代码、结构分隔器的Verilog测试平台代码、行为分隔器的Verilog测试平台代码、分频器的仿真波形。

2020-03-31

128
下载量

使用VHDL的矩阵乘法设计

此项目是[完整的VHDL代码]使用VHDL的矩阵乘法设计。介绍了用于矩阵乘法的VHDL代码。 该VHDL项目在开发和实现可综合的矩阵乘法器内核,该内核能够对32x32大小的矩阵执行矩阵计算。矩阵的每个分量都是16位无符号整数。 该内核在Xilinx FPGA Spartan-6 XC6SLX45-CSG324-3上实现。 行为和路由后验证均已完成。 仿真结果与Matlab实现结果进行了精确比较。想了解更多请下载附件。

2020-03-30

106
下载量

VHDL中的N位环形计数器

此项目是VHDL中的N位环形计数器。该项目将使用VHDL实现参数化的N位开关尾环计数器。这意味着用户可以轻松更改环形计数器的位数,而无需修改环形计数器内部的VHDL代码。 有一个参数N定义环形计数器的位数,当我们要更改位数时,只需更改参数N并重新合成或仿真即可。参数化的N位环形计数器使用行为和结构代码来实现,非常便于初学者理解和发展。想了解更多请下载附件。

2020-03-30

84
下载量

4x4乘法器的Verilog代码

此项目是4x4乘法器的Verilog代码。该项目将使用Verilog HDL实现4x4乘法器。所使用的技术是移位/相加算法,但不同的功能是使用两相自计时系统,以将乘法时间减少一半。此附件文件包括:乘法器的Verilog代码、4x4乘法器的仿真结果。注意:一旦确定了启动信号,乘法器便开始执行乘法。 通过创建2个相位时钟,它将乘法时间减少了一半。结束信号,通知乘法器乘法已经完成并且结果准备就绪。

2020-03-29

96
下载量

8位比较器的VHDL代码

此项目是8位比较器的VHDL代码。这项目介绍了一个8位比较器的VHDL代码。 74F521是一个8位身份比较器,如果两个8位输入匹配,它将提供低电平输出。此附件包括:真值表和比较器的符号【真值表、比较器的逻辑符号、逻辑图(来自74L521的数据表)】;比较器的VHDL代码;比较器的Testbench VHDL代码;比较器的仿真波形。

2020-03-29

120
下载量

停车场系统的Verilog代码

此项目是停车场系统的Verilog代码。这个简单的项目是在Verilog中实现停车场系统。 停车场系统的Verilog代码已完整显示。在停车系统的入口处,有一个传感器被激活以检测车辆驶来。 触发传感器后,需要输入密码才能打开门。 如果输入的密码正确,则门将打开以允许车辆进入。否则,门仍被锁定。 如果当前汽车正驶入停车场,并被出口传感器检测到而另一辆汽车驶入,则门将被锁定,并要求即将驶来的汽车输入密码。

2020-03-29

82
下载量

用于在FPGA上反跳按钮的Verilog代码

此项目是用于在FPGA上反跳按钮的Verilog代码。这项目是将为FPGA上的按钮提供一个简单的防抖Verilog代码。机械开关/按钮在切换时会导致信号中无法预测的反弹。 有多种方法可以为FPGA上的按钮实现去抖动电路。 在该项目中,在Verilog中实现了一个简单的去抖动电路,当按下FPGA上的一个按钮时,该电路仅产生单个脉冲。在附件文件中包括:FPGA上按钮的反跳电路、在FPGA上反跳按钮的Verilog代码、用于反跳按钮的Testbench Verilog代码等等。

2020-03-28

91
下载量

FPGA上数字时钟的VHDL代码

此项目是FPGA上数字时钟的VHDL代码。该VHDL项目是Verilog中数字时钟的VHDL版本代码。 数字时钟的VHDL代码可综合用于FPGA实现,并提供完整的VHDL代码。此附件中包括:简单的闹钟示意图、闹钟的完整Verilog代码、闹钟的Testbench Verilog代码、闹钟的仿真波形图。本人在预览区展示了简单的闹钟示意图和闹钟的仿真波形图;如需了解更多请下载附件。

2020-03-28

57
下载量

交通信号灯控制器的Verilog代码

此项目是交通信号灯控制器的Verilog代码。给出了FPGA上交通信号灯控制器的Verilog源代码。 农场中的传感器将检测是否有车辆,并更改交通信号灯以允许车辆越过高速公路。 否则,高速公路灯始终是绿色的,因为它的优先级高于农场。该项目文件中包括:交通信号灯控制器的Verilog代码、用于功能仿真的Testbench Verilog代码、Verilog中交通信号灯控制器的仿真结果、Verilog中交通信号灯控制器的仿真波形。

2020-03-28

82
下载量

FPGA上的Verilog车牌识别

此项目是FPGA上的Verilog车牌识别。牌照许可证识别系统在Matlab中实现,然后使用Verilog在FPGA Xilinx Spartan-6上实现。本人在下方展示了一部分测试车牌识别系统Verilog代码;如想了解得更详细请下载附件。

2020-03-28

141
下载量

如何将文本文件或图像加载到FPGA中

此项目是如何将文本文件或图像加载到FPGA中。该项目介绍了两种使用Verilog或VHDL将文本文件或图像加载到FPGA中进行图像处理的方法。 对于实时FPGA图像处理项目中的功能验证,真的非常有用。第一种方法是通过使用Verilog / VHDL代码读取二进制/十六进制文件将文本文件或图像加载到内存中。第二种方法是将其初始化为块存储器的初始值。

2020-03-28

17
下载量

使用Verilog HDL在FPGA上进行图像处理

此项目是使用Verilog HDL在FPGA上进行图像处理。该FPGA项目旨在详细显示如何使用Verilog处理图像,方法是在Verilog中读取输入位图图像(.bmp),在Verilog中处理并将处理后的结果写入输出位图图像。 提供了用于读取图像,图像处理和写入图像的完整Verilog代码。如想了解详情请下载附件。

2020-03-28

40
下载量

max10

此项目是max10芯片项目。文件中包括电路板设计文件、演示、文档、实列等等。实列中包括电路板测试系统、更新门户等等。文档包括:L01-44498-01MAX10在FPGA中开发环境、MAX 10 FPGA开发套件用户指南等等。电路设计文件中有MAX 10开发套件板示意图。想了解详情请下载附件。

2020-03-28

68
下载量

xmanager免费破解版本

NetSarang Xmanager Enterprise是一个简单易用的高性能远程文件管理工具,它能把远端Unix/Linux的桌面无缝地带到你的Windows上,甚至当你的电脑是在内网或防火墙后;具有穿透防火墙进行连接的功能。主要特点包括:可通过 Xcongfig 工具设置多个 Xmanager 设置、支持多用户的 Windows 终端环境、支持多个 IP 地址、支持本地资源数据库、通过热键转换键盘映射、支持多窗口下的Windows打印功能等等。

2020-03-27

57
下载量

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部